(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公房番号

特開平8-69696

(43)公開日 平成8年(1996)3月12日

(51) Int.CL.

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 16/06

H01L 27/115 21/8247

G11C 17/00

309 J

309 Z

審査請求 未請求 請求項の数6 OL (全9頁) 最終頁に続く

(21)出願番号

特闘平6-206182

(71)出旗人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出顧日

平成6年(1994)8月31日

(72)発明者 作井 康司

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 竹内 健

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 大内 和則

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 ページリードとランダムリードを可能とし、 特に円滑なページリードと高速な書き込みを可能とした 半導体記憶装置を提供すること。

【構成】 互いに直交する複数本ずつのワード線WLとビット線BLどが配設され、これらワード線WLとビット線BLどの各交差部に書き替え可能なメモリセルMが配置されたアレイを2つのサプアレイ1, Γに分割した半導体記憶装置において、読み出し動作では、アレイ分割されたワード線WLを1本ずつ順次選択し、書き込み動作では、アレイ分割されたワード線WLの2本を同時に選択することを特徴とする。



【特許請求の範囲】

【請求項1】互いに交差する複数本ずつのワード線とビ ット線が配設され、これらワード線とビット線の各交差 部に書き替え可能なメモリセルが配置されたアレイを複 数のサブアレイに分割した半導体記憶装置において、 読み出し動作と書き込み動作とで、選択されるワード線 の本数を異ならせたことを特徴とする半導体記憶装置。 【請求項2】前記読み出し動作若しくは書き込み動作 で、1回の動作で選択されるワード線の本数は前記各サ プアレイにおいて最大で1本であることを特徴とする請 求項1記載の半導体記憶装置。

1

【請求項3】前記読み出し動作で選択されるワード線の 本数よりも、前記書き込み動作で選択されるワード線の 本数を多くしたことを特徴とする請求項1又は2に記載 の半導体記憶装置。

【請求項4】前記読み出し動作では、アレイ分割された ワード線を1本ずつ順次選択し、前記書き込み動作で は、アレイ分割されたワード線の複数本を同時に選択す ることを特徴とする請求項1記載の半導体記憶装置。

【請求項5】前記書き替え可能なメモリセルは、トンネ ル電流で書き込みできる不揮発性メモリセルであること を特徴とする請求項1、2、3又は4に記載の半導体記

【請求項6】前記電気的書き替え可能な不揮発性メモリ セルは、複数個ずつ直列接続されてNANDセルを構成 していることを特徴とする請求項5記載の半導体記憶装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ランダムリードとペー 30 ジリードを可能とした半導体記憶装置に係わり、特に読 み出し動作と書き込み動作で選択されるワード線の本数 を変えた半導体記憶装置に関する。

[0002]

【従来の技術】電気的書き替え可能とした不揮発性半導 体装置(EEPROM)の中で高集積化可能なものとし て、NAND型EEPROMが知られている。このEE PROMでは、1つのメモリセルは基板上に絶縁膜を介 して浮遊ゲートと制御ゲートが積層されたFETMOS 構造を有し、複数個のメモリセルが隣接するもの同士で 40 そのソース、ドレインを共有する形で直列接続されてN ANDセルを構成している。

【0003】NANDセルの一端側ドレインは選択ゲー トを介してビット線に接続され、他端側ソースはやはり 選択ゲートを介して共通ソース線に接続される。メモリ セルの制御ゲートは、行方向に連続的に接続されてワー ド線となる。通常、同一ワード線につながるメモリセル の集合を1ページと呼び、1組のドレイン側及びソース 側の選択ゲートによって挟まれたページの集合を 1 N A

レイは通常、n型半導体基板に形成されたp型ウエル内 に形成される。

【0004】NAND型EEPROMの動作は、次の通 りである。データ書き込みは、ビット線から遠い方のメ モリセルから順に行う。選択されたメモリセルの制御ゲ ートには昇圧された書き込み電位 Vpp (=20 V程度) を印加し、他の非選択メモリセルの制御ゲート及び選択 ゲートには中間電位(=10V程度)を印加し、ビット 線にはデータに応じて0V("0"書き込み)又は中間 電位 ("1"書き込み)を印加する。このとき、ビット 線の電位は選択メモリセルに伝達される。データ"0" の時は、選択メモリセルの浮遊ゲートと基板間に高電圧 がかかり、基板から浮遊ゲートに電子がトンネル注入さ れてしきい値が正方向に移動する。データ"1"のとき はしきい値は変化しない。

【0005】データ消去は、NANDセル内の全てのメ モリセルに対してほぼ同時に行われる。即ち、全ての制 御ゲート,選択ゲートをOVとし、p型ウエル及びn型 基板に昇圧された消去電位 VppE (20 V程度)を印加 する。これにより、全てのメモリセルにおいて浮遊ゲー トの電子がウエルに放出され、しきい値が負方向に移動 する。

【0006】データ読み出しは、選択されたメモリセル の制御ゲートをOVとし、それ以外のメモリセルの制御 ゲート及び選択ゲートを電源電位Vccとして、選択メモ リセルで電流が流れるか否かを検出することにより行わ れる。

【0007】NAND型EEPROMでは、メモリセル を直列に接続しているためにセル電流が小さく、ビット 線の放電には数 μ s要する。よって、ランダムリードに は約10μsかかる。データは1ページ分、センスアン プ兼データラッチ回路にラッチされる。ページリード は、このラッチデータを読み出すだけであるから約10 Onsで読める。例えば、ページ長が256バイトのも ので、1ページのデータを読み出すためには、ランダム リード1回とページリード255回で

 $10+0.1\times255\sim35\mu s$

の時間を要する。よって、複数のページにわたるデータ を読み出す場合には、ページの切り替え部で10μsの ランダムリード動作を必要とする。

【0008】ページ切り替え時のランダムリード動作を なくして見かけ上ページリードのサイクルで複数ページ のデータを読み出す方法として、例えばメモリセルアレ イとセンスアンプ兼ラッチ回路を2分割してランダムリ ードとページリードを同時に行う方法がある(特願平4 -157831号)。この方法では、2分割したメモリ セルアレイの一方でページ読み出し動作をしている間 に、他方でランダムリード動作を行うことによって、ペ ージの切り替わり点でランダムリード動作を挟むことな NDプロック又は単に1プロックと呼ぶ。メモリセルア 50 く、ページリードのタイミングを保ったまま複数のペー

ジにわたるデータを読み出すことができる。

【0009】このように、メモリセルアレイを複数個のサプアレイに分割し、ページ切り替え時の無駄時間をなくすことによって、円滑なシリアル読み出しが実現できる。従って、半導体配憶装置の高密度が進むに従って、高速かつ円滑な読み出しを実現するためには、サプアレイ化を進め、ワード線を分割し、ページサイズを縮小していく方向にある。

【0010】しかしながら、ページサイズを縮小化すると、書き込みに時間がかかる問題が生じる。例えば、ペ 10 ージ長が256パイトのNAND型EEPROMをページ長256パイトの場合と64パイトずつの4分割にした場合とで、1パイト当たりの書き込み時間を比較する。

【0011】まず、ページ長256パイトの場合、データロード時間に

 $50 \text{ n s} \times 256 = 12.8 \mu \text{ s}$

かかり、書き込み確認読み出しを含んだワード線選択の 書き込み時間を300μsとすると、1ページ256パイトの書き込み時間は、

12. 8+300=312. $8 \mu s$

となり、1 パイト当りの書き込み時間は、1 . 22μ s となる。

【0012】しかし、1ページを4分割に64バイトずつにすると、データロード時間に

 $50 \text{ ns} \times 64 = 3.2 \mu \text{ s}$

かかり、書き込み確認読み出しを含んだワード線選択の書き込み時間に 300μ sかかる。この書き込み確認読み出しを含んだワード線選択の書き込み時間が 300μ sとページサイズによらず同一なのは1ページー括で書 30き込みと、書き込み確認読み出しを行っているためである。従って、1ページ64バイトの書き込み時間は $3.2+300=303.2\mu$ s

となり、1 バイト当りの書き込み時間は、4. 7 4 μ s

【0013】上記のように、ページサイズを分割していくと、その分割数に応じて、1バイト当りの書き込み時間が長くなり、例えばページサイズが4分割されると、1バイト当りの書き込み時間は約4倍となる問題があった。

[0014]

【発明が解決しようとする課題】このように従来の半導体記憶装置においては、ページ切り替え時のランダムリード時間中にもシリアルリードが途切れることなく、円滑に行われるようにするために、メモリセルアレイを複数のサブアレイに分割し、1つのサブアレイでページ読み出し動作をしている間に、他のサブアレイでランダムリード動作を行うようにしている。しかし、メモリセルアレイを複数のサブアレイに分割することにより、同時に書き込みのページサイズが短くなり、1バイト当りの 50

書き込み時間が増加するという問題があった。

【0015】本発明は、上記の問題に鑑みてなされたもので、その目的とするところは、ページリードとランダムリードを可能とし、特に円滑なページリードと高速な書き込みを可能とした半導体記憶装置を提供することにある。

[0016]

【課題を解決するための手段】上記課題を解決するために本発明は、次のような構成を採用している。即ち本発明は、互いに交差する複数本ずつのワード線とビット線が配設され、これらワード線とビット線の各交差部に書き替え可能なメモリセルが配置されたアレイを複数のサブアレイに分割した半導体記憶装置において、読み出し動作と書き込み動作とで、選択されるワード線の本数を異ならせたことを特徴とする。より具体的には、読み出し動作と書き込み動作とで、1回の動作で選択されるワード線の本数、即ちページサイズを変更する手段を備えたことを特徴とする。

【0017】ここで、本発明の望ましい実施態様として 0 は、次のものがあげられる。

- (1) 読み出し動作若しくは書き込み動作で、1回の動作 で選択されるワード線の本数は各サプアレイにおいて最 大で1本であること。
- (2) 読み出し動作で選択されるワード線の本数よりも、 書き込み動作で選択されるワード線の本数を多くしたこと。つまり、読み出し動作のページサイズよりも書き込み動作のページサイズの方を大きくしたこと。
- (3) 読み出し動作では、アレイ分割されたワード線を1 本ずつ順次選択し、書き込み動作では、アレイ分割され 30 たワード線の複数本を同時に選択すること。
 - (4) 書き替え可能なメモリセルは、トンネル電流で書き込みできる不揮発性メモリセルであること。
 - (5) 電気的書き替え可能な不揮発性メモリセルは、複数 個ずつ直列接続されてNANDセルを構成しているこ

[0018]

【作用】本発明によれば、読み出し動作時には、アレイ分割されたワード線が順次選択されるため、複数ページ分のデータの連続読み出しに際し、ページの切り替えでのランダムリード時間が見かけ上無駄とならず、これにより円滑なページ読み出しが実現できる。また、書き込み動作時には、アレイ分割された複数本のワード線を同時に選択するため、書き込み動作時のページサイズが読み出し動作時のページサイズより長くなり、これにより高速書き込みが実現できる。

[0019]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

(実施例1)図1は、本発明の一実施例に係わる半導体 の 記憶装置のメモリアレイのブロック図である。同図中、 WL11~WLal、WL1r~WLarはワード線、R/D1 ~R/Dm はロウデコーダ、Mill ~Mmnl, Milr ~ Monr はメモリセル、LA11~LAni, LA1r~LAnr はセンスアンプ兼データラッチ回路であり、メモリセル アレイはサプアレイ1、サプアレイrの2分割されてい る。また、図には示さないが、ワード線WLと直交する 方向にビット線BLが配置されており、各々のビット線 B L にセンスアンプ兼データラッチ回路 L A が接続され ている。

【0020】メモリセルMとしては、1トランジスタ/ 1キャパシタのDRAMやスタティックRAMを用いる ことができ、また制御ゲートと浮遊ゲートを有する不揮 発性ROM、更にはこれを直列接続したNANDセルを 用いることも可能である。ここでは、DRAMとして説 明する。

【0021】図2は、図1のメモリセルアレイの読み出 し動作を示しているが、最初にワード線WL11が選択さ れると、WL11に関してランダムリードが行われ、メモ リセルM111 ~M1nl の記憶データがセンスアンプ兼デ ータラッチ回路LA11~LAnlに転送される。次に、セ ンスアンプ兼データラッチ回路に転送されたデータが順 次ページリードされている間に、次のワード線WLlrが 選択され、WL1rに関してランダムリードが行われ、メ モリセルM11r ~M1nr の記憶データがセンスアンプ兼 データラッチ回路LA1r~LAnrに転送され、LA11~ LAnlのページリードが終わると連続的にLA1r~LA nrのページリードが行われる。

【0022】そして、次にワード線WL21、その次にW L2rと選択され、サブアレイ I とサブアレイ r とのペー ジデータが交互に途中間断なくシリアル読み出しされ る。また、ページとページの切り替え時に、図3に示し たようにワード線選択のためのロウアドレスRAを入力 してもよい。この場合、例えば最初にワード線WL(g-1) lが選択され、次にWL1r, WL3l, WL(m-2)rとい うように、サプアレイ 1 とサプアレイ 1 とのページデー タは交互にシリアル読み出しが行われるが、サブアレイ 内のワード線の選択は入力するロウアドレスに応じて行 われる。

【0023】また、図4に示したように、ワード線選択 のためのロウアドレスRAの入力は、ページとページの 40 切り替え時に行わず、読み出し時の最初にまとめて行っ

【0024】図5は、図1のメモリセルアレイの書き込 み動作を示しているが、最初に2分割されたサブアレイ 1とサブアレイrの両方のセンスアンプ兼データラッチ 回路 L A II~L A nI と L A Ir~L Anrに 2ページ分のデ ータがロードされる。次に、例えば、ワード線W L11と WL1rとが同時に選択されると、メモリセルM111 ~M Inl とM11r ~M1nr にセンスアンプ兼データラッチ回 路LA11~LAnlとLA1r~LAnrにロードされたデー 50 回路A~Dにロードされたデータが書き込まれる。

タが同時に書き込まれる。

【0025】この場合、サブアレイ!とサブアレイ」と に関して、選択されるワード線はWL11とWL1rとであ るように、書き込み時に入力されるロウアドレスが、例 えば"1"番地のみで、サブアレイ1とサブアレイ rと を区別するロウアドレスがなくても、ロウデコーダR/ D1 で対のワード線W L11とW L1rとが選択されること になる。

【0026】また、図6に示したように、サプアレイ1 とサプアレイrとに関して、それぞれ任意の1本のワー ド線をロウアドレスRA入力によって選択してもよい。 この場合、サブアレイ1に関しては、"31"番地、サ ブアレイ r に関しては "(m-2) r"番地が入力さ れ、2分割されたサプアレイ1とサブアレイrの両方の センスアンプ兼データラッチ回路LAII~LAnlとLA 1r~LAnrに2ページ分のデータがロードされると、ワ ード線WL31とWL(m-2)rとが同時に選択され、メモリ セルM311~M3nlとM(m-2)1r ~M(m-2)nr にセンス アンプ兼データラッチ回路 L All~L Anlと L Alr~L Anrにロードされたデータが同時に書き込まれる。

【0027】このように本実施例によれば、メモリセル アレイを2つのサブアレイ1, rに分割し、複数ページ 分のデータの連続読み出しに際し、アレイ分割されたワ ード線WLを順次選択することにより、ページの切り替 えでのランダムリード時間が見かけ上無駄とならず、こ れにより円滑なページ読み出しを行うことができる。し かも、書き込み動作時には、アレイ分割された2本のワ ード線WLを同時に選択するため、書き込み動作時のペ ージサイズが読み出し動作時のページサイズより長くな 30 り、これにより高速書き込みを行うことができる。

(実施例2) 図7には、メモリセルアレイが4分割され た場合を示している。図中の1はサブアレイ、2はセン スアンプ兼データラッチ回路、3はロウデコーダ、4は カラムデコーダ、5はデータ入出力バッファを示してい る。メモリセルアレイをA~Dの4つのサブアレイ 1 に 分割し、各々のサプアレイ1 (A~D) 毎にセンスアン プ兼データラッチ回路2(A~D), カラムデコーダ4 (A~D) が設けられている。ロウデコーダ3はサブア レイA、B間とサプアレイC、D間に設けられている。 【0028】この実施例の場合も、読み出し時には、ワ ード線が1本ずつ選択される。例えば、図8に示したよ うにワード線A、B、C、Dが入力したロウアドレスR

【0029】また、図9に示したように書き込み時に、 書き込みデータがセンスアンプ兼データラッチ回路 A~ Dにロードされた後、4本のワード線A~Dが入力した ロウアドレスRAに応じて同時に選択され、ワード線A ~Dに関するメモリセルにセンスアンプ兼データラッチ

Aに応じて順次選択され、円滑なシリアル読み出しが行

われる。

【0030】従って、ロウデコーダAB、ロウデコーダ CDにより、読み出し時にはワード線Aとワード線B、 及びワード線Cとワード線Dとをそれぞれ別々に選択で き、書き込み時にはワード線A~Dを同時に選択でき る。

(実施例3)以上は、DRAM、SRAMを含む一般的 な書き替え可能なメモリについて実施例を説明してきた が、本発明はこれに限らず、制御ゲートと浮遊ゲート (電荷蓄積層)を有する不揮発性メモリに適用すること もできる。但し、長いページに渡ってアクセスすること 10 れたワード線の複数本を同時に選択すればよい。その を考えると、トンネル電流で書き込みができるものが望 ましい。また、メモリセルを複数個接続してなるメモリ セルユニットは、メモリセルを直列接続したNAND 型、メモリセルを複数個並列接続したOR型、メモリセ ルを複数個並列接続し、その両端に選択ゲートを設けた AND型、メモリセルを複数個並列接続し、その一方の 端に選択ゲートを設けたDINOR型であってもよい。 【0031】 これらのフラッシュ EEPROMにおけ る、読み出し及び書き込みのワード線電圧は、それぞれ のデバイスに従う。例えば、NAND型EEPROMの 20 場合、読み出し時に、選択されたメモリセルのワード線 (制御ゲート)を0 Vとし、それ以外のメモリセルのワ ード線及び選択ゲートを電源電位Vccとして、選択メモ リセルで電流が流れるか否かを検出することにより行わ

【0032】また、書き込み時には、選択されたメモリ セルのワード線(制御ゲート)には昇圧された書き込み 電位 Vpp(=20 V程度)を印加し、他の非選択メモリ セルの制御ゲート及び選択ゲートには中間電位(=10 V程度)を印加し、ビット線にはデータに応じて O V ("0"書き込み)又は中間電位("1"書き込み)を 印加する。このとき、ビット線の電位は選択メモリセル に伝達される。

【0033】そして、データ"0"の時は、選択メモリ セルの浮遊ゲートと基板間に高電圧がかかり、基板から 浮遊ゲートに電子がトンネル注入されてしきい値が正方 向に移動する。データ"1"のときはしきい値は変化し ない。

【0034】データ消去は、NANDセル内の全てのメ モリセルに対してほぼ同時に行われる。即ち、全ての制 40 御ゲート、選択ゲートをOVとし、p型ウエル及びn型 基板に昇圧された消去電位 VppE (20 V程度)を印加 する。これにより、全てのメモリセルにおいて浮遊ゲー トの電子がウエルに放出され、しきい値が負方向に移動

【0035】このような実施例であっても第1の実施例 と同様の効果が得られるが、複数本のワード線を同時に 選択して書き込みを行う動作は、NAND型EEPRO Mのように、書き込み確認読み出しを含んだワード線選 択の書き込み時間が長いものにあって特に有効である。

【0036】なお、本発明は上述した実施例に限定され るものではない。メモリセルアレイの分割数は2個や4 個に限るものではなく、仕様に応じて適宜変更可能であ る。また、1回の動作で選択されるワード線の本数は、 各々のサプアレイにおいて最大で1本であり、読み出し 動作で選択されるワード線の本数よりも、書き込み動作 で選択されるワード線の本数を多くすればよい。一般的 には、読み出し動作では、アレイ分割されたワード線を 1本ずつ順次選択し、書き込み動作では、アレイ分割さ 他、本発明の要旨を逸脱しない範囲で、種々変形して実 施することができる。

[0037]

【発明の効果】以上詳述したように本発明によれば、読 み出し動作時には、アレイ分割されたワード線が順次選 択されるため、複数ページ分のデータの連続読み出しに 際し、ページの切り替えでのランダムリード時間が見か け上無駄とならず、円滑なページ読み出しが実現でき る。また、書き込み動作時には、アレイ分割された複数 本のワード線を同時に選択するため、書き込み動作時の ページサイズが読み出し動作時のページサイズより長く なり、高速書き込みが実現できる。

【図面の簡単な説明】

【図1】第1の実施例に係わる半導体記憶装置の基本構 成を示すブロック図。

【図2】図1のメモリセルアレイの読み出し動作を示す 信号波形図。

【図3】図1のメモリセルアレイの読み出し動作を示す 信号波形図。

【図4】図1のメモリセルアレイの読み出し動作を示す 信号波形図。

【図5】図1のメモリセルアレイの書き込み動作を示す 信号波形図。

【図6】図1のメモリセルアレイの書き込み動作を示す 信号波形図。

【図7】第2の実施例に係わる半導体記憶装置の基本構 成を示すプロック図。

【図8】 図7のメモリセルアレイの読み出し動作を示す 信号波形図。

【図9】図7のメモリセルアレイの書き込み動作を示す 信号波形図。

【符号の説明】

- 1, 1, r…サブアレイ
- 2、LA11~LAnl、LA1r~LAnr…センスアンプ兼 データラッチ回路
- 3, R/D1 ~ R/Dm …ロウデコーダ


4…カラムデコーダ

5…データ入出力バッファ


WL11~WLmi. WL1r~WLmr…ワード線

50 Mili ~Mmnl . Milr ~Mmnr …メモリセル


【図1】




【図2】




【図5】




【図3】




[図4]




【図6】




[図7]



【図8】



[図9]





フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号 FI 技術表示箇所

HO1L 29/788

29/792

HO1L 27/10 434 29/78 371

(72)発明者 舛岡 富士雄

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

JAPANESE LAID-OPEN PATENT APPLICATION

H8-69696 (1996)

(19) Japan Patent Office (JP)

(11) Publication No.

H8-69696

(12) Published Unexamined Patent Application (A)

(43) Publication Date

March 12, 1996

(51) Int. Cl.⁶

Identification In-House

FI

Place of Technical

Code

Reference No.

Designation

G11 C 16/06

H01L 27/115

21/8247

G 11 C 17/00 309 J

309 Z

H 01 L 29/788

29/792

H 01 L 27/10 434

29/78 371

No examination request

Number of claims 6 OL (totally 9 pages)

(21) Application No.

(22) Date of Filing

L) Date of I filing

(71) Applicant

PA H6-206182

August 31, 1994 (Heisei 6)

000003078

Toshiba Corp.

72, Horikawa-cho, Saiwai-ku Kawasaki-shi, Kanagawa-ken

(72) Inventor

Yasushi SAKUI

Toshiba Corp.

Research & Development Center 1, Toshiba-cho, Obuke, Saiwai-ku Kawasaki-shi, Kanagawa-ken

(72) Inventor

Takeshi TAKEUCHI

Toshiba Corp.

Research & Development Center 1, Toshiba-cho, Obuke, Saiwai-ku Kawasaki-shi, Kanagawa-ken

(72) Inventor	Kazunori OUCHI
	Toshiba Corp.
	Research & Development Center
	1, Toshiba-cho, Obuke, Saiwai-ku
	Kawasaki-shi, Kanagawa-ken
(72) Inventor	Fujio MASUOKA
	Toshiba Corp.
	Research & Development Center
	1, Toshiba-cho, Obuke, Saiwai-ku
	Kawasaki-shi, Kanagawa-ken
(74) Agent	Takehiko Suzue, Attorney

(54) [Title of the Invention]

SEMICONDUCTOR STORAGE

(57) [Abstract]

[Purpose]

To provide a semiconductor storage capable of page read and random read, and particularly capable of smooth page read and high speed write.

[Construction]

A semiconductor storage device wherein mutually orthogonal word lines WL and bit lines BL are arranged plural by plural, an arrays disposed with rewritable memory cells M in respective crossing parts of these word lines WL and bit lines BL are divided into two subarrays 1, r is characterized by the fact that the array divided word lines WL are sequentially selected one by one in the read operation and two array divided word lines WL are simultaneously selected in the write operation.

(Figure, p1, lower right)

(top)

subarray I

subаrтау r

[Claims] (revised, see suppl. pp 1 - 2)

[Claim 1]

Semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into plural subarrays is characterized by the fact that the array divided word lines are sequentially selected one by one in the read operation and two array divided word lines are simultaneously selected in the write operation.

[Claim 2]

A semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into plural subarrays is characterized by the fact that the plural word lines divided by each the subarray are simultaneously selected in the write operation.

[Claim 3]

A semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into at least two subarrays is characterized by the fact that respective corresponding word lines in the paired subarrays are simultane-ously selected by one set of row address in the write operation.

[Claim 4]

A semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into at least two subarrays is characterized by making the page size in the write operation longer than the page size in the read operation.

[Claim 5]

A semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into plural subarrays is characterized by the fact that the numbers of selected word lines are differentiated by the read operation and the write operation.

[Claim 6]

A semiconductor storage according to Claim 5, which is characterized by the fact that the number of word lines selected by one-time operation is maximum one in the respective subarrays by the read operation or the write operation.

[Claim 7]

A semiconductor storage according to Claim 5 or 6, which is characterized by the fact that the number of word lines selected by the write operation is greater than the number of word lines selected by the read operation.

[Claim 8]

A semiconductor storage according to Claim 5, which is characterized by the fact that the word lines divided by each the subarray are sequentially selected one by one in the read operation and plural word lines divided by each the subarray are simultaneously selected in the write operation.

[Claim 9]

A semiconductor storage according to any of Claims 5 to 8, which is characterized by the fact that the rewritable memory cells are nonvolatile memory cells writable with a tunnel current.

[Claim 10]

A semiconductor storage according to Claim 9, which is characterized by the fact that the rewritable nonvolatile memory cells are connected in series plural by plural to construct an NAND cell.

[Claim 11]

A semiconductor storage according to any of Claim 1 to 9, which is characterized by the fact that plural the rewritable memory cells are connected in parallel to construct an OR-type memory cell unit.

[Claim 12]

A semiconductor storage according to any of Claim 1 to 9, which is characterized by the fact that plural the rewritable memory cells are connected in parallel and selection gates are provided at their both ends to construct an AND-type memory cell unit.

[Claim 13]

A semiconductor storage according to any of Claim 1 to 9, which is characterized by the fact that plural the rewritable memory cells are connected in parallel and selection gates are provided at their one end to construct a DINOR-type memory cell unit.

[Detailed Description of the Invention]

[0001]

[Field of Industrial Application]

The present invention relates to a semiconductor storage capable of random read and page read, and particularly relates to a semiconductor storage device wherein the number of selected word lines is changed by the read operation and the write operation.

[0002]

[Prior Art]

NAND-type EEPROMs have been known as high integratable devices in nonvolatile semiconductor devices capable electric rewrite (EEPROM). In these EEPROMs, one memory cell has an FETMOS structure in which a floating gate and a control gate are laminated on a substrate via an insulating film, and plural memory cells are connected in series in the form of sharing sources and drains with memory cells adjacent to each other to construct an NAND cell.

[0003]

The drain of the NAND cell on one end is connected to bit lines via selection gates, and the source of the NAND cell on the other end is connected to a common source line via selection gates likewise. The control gates of memory cells are continuously connected in the row direction to become a word line. Usually, an assembly of memory cells connecting to the same word line is called 1 page, and an assembly of pages sandwiched by a set of selection gates on the drain side and the source side is called one NAND block or simply one block. A memory array is usually formed in a p-type well formed on an n-type semiconductor substrate.

100041

Operations of the NAND-type EEPROM are as follows. Data write is carried out in order from memory cells far off bit lines. A boosted write potential V_{pp} (= about 20 V) is applied to the control gates of selection memory cells, an intermediate potential (= about 10 V) is applied to the control gates of other non-selection memory cells and selection gates, and 0 V ("0" write) or an intermediate potential ("1" write) is applied to the bit lines in accordance with data. At this time, the potential of bit lines is transmitted to the selected memory cells. At the time of "0", a high voltage is applied between the float gates of the selected memory cells and the substrate, electrons is tunnel injected from the substrate to the float gates to shift the threshold value in the forward direction. At the time of "1", the threshold value does not change.

[0005]

Data erasure is carried out nearly simultaneously for all the memory cells in an NAND cell. Namely, all the control gates and selection gates are taken as 0 V, and a boosted erasure potential V_{ppE} is applied to the p-type well and the n-type substrate. Thereby, electrons of the float gates are discharged to the well in all the memory cells to shift the threshold value in the backward direction.

[0006]

Data reading is carried out by taking the control gates of selected memory cells as 0 V and the control gates and selection gates of other memory cells as source potential V_{∞} and detecting whether a current flows in the selection memory cells.

[0007]

In the NAND-type EEPROM, the cell current is small and a few µs are taken for the discharge of bit lines because the memory cells are connected in series. Accordingly, about 10 µs are taken for random read. Data are latched by one page in a sense amplifier and data latch circuit. The page read is made in about 10 µs because these latch data are read out only. For example, the page length is 256 bytes, thus a time of

$$10 + 0.1 \times 255 \sim 35 \mu s$$

is taken by 1 time of random read and 255 times of page read to read one page data. Accordingly, in case of reading data throughout plural pages, the random read operation of 10 µs is needed in a switching part of pages.

[0008]

As a method for reading data of plural pages in a cycle of page read wherein the random read operation in the page switching is eliminated in appearance, for example, a method wherein the memory cell array and the sense amplifier and data latch circuit are 2-divided to carry out the random read and page read simultaneously (Japanese Patent Application

H4-157831). In this method, the random read operation is not inserted into switching points of page and data can be read throughout plural pages while keeping the timing of page read by performing the page read operation on one side of the 2-divided memory cell array on the one hand and performing the random read operation on the other hand.

[0009]

Thus, a smooth serial reading can be realized by dividing the memory cell array into plural subarrays to eliminate the useless time in the page switching. Accordingly, as the high density of semiconductor storages goes forward, their directions consist in advancing the subarraying, dividing the word lines and reducing the page size to realize high speed and smooth read.

[0010]

However, if the page size is reduced, a problem of taking a time in the write arises. For example, the write time per byte is compared between a case that an NAND-type EEPROM of 256-byte in page length has a page length of 256-bytes and a case that the page is 4-divided 64 bytes by 64 bytes.

[0011]

First, in the case of 256-bytes in page length,

 $50 \text{ ns } \times 256 = 12.8 \ \mu \text{s}$

is taken for the data load time, if the write time of the word line selection including write confirma-tion read, the write time of 1 page 256 bytes becomes

 $12.8 + 300 = 312.8 \,\mu s$

and the write time per byte becomes 1.22 µs.

[0012]

However, if one page is 4-divided 64 bytes by 64 bytes,

50 ns x 64 = 3.2 µs is taken for the data load time, and 300 µs is taken for the write time of word line selection including write confirmation read. This is because the write time of word line selection including the write confirmation read is 300 µs and the write is similarly made in a lump of one page independently of the paper size, thus the write confirmation read is carried out. Accordingly, the write time of one page 64 bytes becomes

 $3.2 + 300 = 303.2 \mu s$ and the write time per byte becomes $4.74 \mu s$.

[0013]

As described above, there was a problem that if the paper size is divided, the write time per byte is extended in accordance with the number of divisions, for example, if the paper size is 4-divided, the write time per byte becomes about 4 times.

[0014]

[Problems overcome by the Invention]

Thus, in the conventional semiconductor storage, a memory cell array is divided into plural subarrays and the page read operation is carried out by one subarray while the random read operation is carried out by the other subarray so as to smoothly perform serial read without cutting out it in the random read time during page switching. However, there was such a problem that the page size of write shortens and the write time per byte increases at the same time by dividing the memory cell array into plural subarrays.

[0015]

This invention was made in view of the above problems, and its purpose consists in providing a semiconductor storage capable of page read and random read, and particularly capable of smooth page read and high speed write.

[0016]

This invention adopts the following construction to solve the above subject. Namely, this invention is characterized by having a means for changing the number of the word lines selected by one-time operation in a semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into plural subarrays. This invention is characterized by simultaneously selecting plural word lines divided by each the subarray in the write operation in a semiconductor storage device wherein mutually orthogonal word lines and bit lines are arranged plural by plural, an array disposed with rewritable memory cells in respective crossing parts of these word lines and bit lines is divided into plural subarrays. This invention is characterized by simultaneously selecting respective corresponding word lines in paired subarrays by one set of row address in the write operation in a semiconductor storage device wherein mutually intersecting word lines and bit lines are arranged plural by plural and an array disposed with rewritable memory cells is divided into at least two subarrays in respective crossing parts of these word lines and bit lines. This invention is charac-terized by making the page size in the write operation longer than the page size in the read operation in a semiconductor storage device wherein mutually intersecting word lines and bit lines are arranged plural by plural and array disposed with rewritable memory cells is divided into at least two subarrays in respective crossing parts of these word lines and bit lines. This invention is characterized by dif-ferentiating the number of selected word lines by the read operation and write

operation in a semi-conductor storage wherein mutually intersecting word lines and bit lines are arranged plural by plural and an array disposed with rewritable memory cells is divided into at least two subarrays in respective crossing parts of these word lines and bit lines. More specifically, this invention is characterized by having a means for changing the number of word lines selected by one-time operation, i. e., the page size by the read operation and write operation.

[0017]

Here, the following embodiment forms are given as desirable ones of this invention.

- (1) The number of word lines selected by one-time operation is maximum one in the respective subarrays by the read operation or write operation.
- (2) The number of word lines selected by the write operation is greater than the number of word lines selected by the read operation. Namely, the page size of write operation is larger than the page size of read operation.
- (3) The array divided word lines are sequentially selected one by one by the read operation and plural array divided word lines are simultaneously selected by the write operation.
- (4) The rewritable memory cells are nonvolatile memory cells writable with a tunnel current.
- (5) The electrically writable nonvolatile memory cells are connected in series plural by plural to construct an NAND cell.

[0018]

[Functions]

According to this invention, array divided word lines are sequentially selected in the read operation, therefore a smooth page read can be realized by not allowing the random read time in the switching of page to become useless in appearance during continuous read of data of plural pages. Moreover, plural array divided word lines are simultaneously selected in the write operation, therefore high speed page write can be realized by making the page size in the write operation longer than the page size in the read operation.

[0019]

[Embodiments]

Embodiments of this invention will be illustrated by reference to drawings below.

(Embodiment 1)

Fig. 1 is a block diagram of memory array of a semiconductor storage relating to one embodiment of this invention. In the diagram, WL_1 ? WL_m ?, WL_{1r} - WL_{mr} are word lines, R/D_1 - R/D_m are row decoders, M_{11} ? - M_{mm} ?, M_{11r} - M_{mm} , are memory cells, and LA_1 ? - LA_n ?, LA_{1r} - LA_{nr} are sense amplifier and data latch circuits. The memory cell array is two-divided into a subarray 1 and a subarray r. Although not shown in the diagram, bit lines BL are disposed in a direction orthogonal to the word lines WL, and the sense amplifier and data latch circuits LA are connected to the respective bit lines BL.

[0020]

As a memory cell M, 1 transistor/1 capacitor DRAM or static RAM of can be used, a non-volatile ROM having control gates and float gates and an NAND cell given by connecting them in series may also be used. Here, a memory cell M is illustrated as DRAM.

[0021]

Fig. 2 shows a read operation of memory cell array of Fig. 1. If the word line $WL_1 \$ is first selected, a random read about $WL_1 \$ is carried out, and storage data of $M_{11} \$ - $M_{1n} \$ are transferred to the sense amplifier and data latch circuits. Next, the data transferred to the sense amplifier and data latch circuits are page read sequentially, meanwhile a subsequent word line WL_{1r} is selected, a random read about the WL_{1r} is carried out, storage data of memory cells M_{11r} - M_{1nr} are transferred to sense amplifier and data latch circuits, and the page read of $LA_1 \$ - $LA_n \$ is ended and the page read of LA_{1r} - LA_{nr} is continuously carried out.

[0022]

Then, a word line $LA_2 \rceil$ is next selected and a word line $LA_2 \rceil$ is subsequently selected, and the page data of the subarray l and the subarray r serially read out alternately without midway interruptions. Moreover, as shown in Fig. 3, a row address RA for the word line selection may also be input during page-page switching. In this case, for example, word lines $WL_{(m-1)} \rceil$ is first selected, then a serial read of page data of the subarray l and the subarray r, like WL_{1r} , WL_{3l} , $WL_{(m-1)r}$ is alternately carried out, but the selection of word lines in the subarrays is made in accordance with the row address.

[0023]

As shown in Fig. 4, the input of the row address RA for the word line selection may also be made by collecting it at the beginning of read rather than in the page-page switching.

[0024]

Fig. 5 shows the write operation of memory cell array of Fig. 1, but 2 pages of data are loaded in the sense amplifier and data latch circuits LA_1 ? - LA_n ? and LA_{1r} - LA_{nr} of both subarray I and the subarray r which are divided at first. Next, for example, if the word line WL_1 ? and WL_{1r} are simultaneously selected, the data loaded in the sense amplifier and data latch circuits LA_1 ? - LA_n ? and LA_{1r} - LA_{nr} are simultaneously written in the memory cells M_{11} ? - M_{1n} ? and M_{11r} - M_{1nr} .

[0025]

In this case, a pair of word lines WL_1 and WL_{tr} are selected in a row decoder R/D_1 even if a row address input at the time of write is not a row address for differentiating the subarray I and the subarray r, e. g., by No. "1" only, just as the selected word lines are WL_1 and WL_{tr} relating to the subarray I and the subarray r.

[0026]

As shown in Fig. 6, any one word line may be selected by the row address RA input relating to the subarray I and the subarray r, respectively. In this case, if a No. "3I" is input for the subarray I and a No. "(m-2)r" is input for the subarray r and 2 page data are loaded in the sense amplifier and data latch circuits $LA_1I - LA_mI$ and $LA_{1r} - LA_{mr}$ of both 2-divided subarray I and the subarray r, the word lines WL_1I and $WL_{(m-2)r}$ are simultaneously selected, and the data loaded in the sense ampli-fier and data latch circuits $LA_1I - LA_mI$ and $LA_{1r} - LA_{mr}$ are simultaneously written in the memory cells $M_{11}I - M_{1m}I$ and $M_{11r} - M_{1m}I$.

[0027]

Thus, according to this embodiment, a random read time in the switching of pages does not become useless in appearance and ta smooth page read can be carried out by dividing the memory cell array into the two subarrays l, r and sequentially selecting the array divided word lines WL in the continuous read of data of plural pages. Moreover, the page size in the write operation becomes longer than the page size in the read operation and thereby the high speed write can be carried out because the two array divided word lines are simultaneously selected in the write opera-tion.

(Embodiment 2)

A case of 4-dividing a memory cell array is shown in Fig. 7. In the diagram, 1 shows a subarray, 2 a sense amplifier and data latch circuit, 3 a row decoder, 4 a column decoder, and 5 a data input/output buffer. The memory cell array is divided into 4 subarrays 1, the sense amplifier and data latch circuits (A - D) and the column decoders (A - D) are provided for respective subarrays 1. The row decoder is provided between the subarrays A, B and between the subarrays C, D.

[0028]

In the case of this embodiment, the word lines are also selected one by one at the time of read. For example, as shown in Fig. 8, the word lines A, B, C, D can be sequentially selected in accordance with the input row address RA to carry out a smooth serial read.

[0029]

At the time of writing, as shown in Fig. 9, the written data are loaded in the sense amplifier and data latch circuits A - D, then the four word lines A, B, C, D are simultaneously selected in accordance with the input row address RA and the data loaded in the sense amplifier and data latch circuits A - D are written into the memory cells relating to the word lines A, B, C, D.

[0030]

Accordingly, the word line A and word line B and the word line C and word line D can be selected respectively and separately at the time of read, and the word lines A - D can be simultane-ously selected at the time of write by a row decoder AB and a row decoder CD.

(Émbodiment 3)

The embodiments of DRAM, SRAM-containing memories capable of common write were illustrated above, but this invention is not limited thereto, and non-volatile memories having control gates and float gates (charge storage layer) can also be applied. However, if an access to long pages is considered, it is desirable to do the write with a tunnel current. Moreover, memory cell units made by connecting plural memory cells, e. g., an OR-type memory cell unit made by connecting plural memory cells in parallel, an AND-type provided with selection gates on their both ends and a DINOR-type memory cell unit made by connecting memory cells in parallel and provided with selection gates on their one end may also be used.

[0031]

The word line voltages of read and write in these flash EEPROMs are according to their respective devices. For example, in the case of NAND type EEPROM, the read and write can be carried out by taking the word lines (control gates) of selected memory cells as 0 V and the word lines of other selected memory cells and the selection gates as source potential V_{∞} and detecting whether a current flows in the selection memory cells.

[0032]

A boosted write potential V_{pp} (= about 20 V) is applied to the word lines (control gates) of selection memory cells, an intermediate potential (= about 10 V) is applied to the control gates of other non-selection memory cells and the selection gates, and 0 V ("0" write) or an intermediate potential ("1" write) is applied to the bit lines in accordance with data at the time of write. At this time, the potential of bit lines is transmitted to the selected memory cells.

[0033]

Then, at the time of data "0", a high voltage is applied between the float gates of the selection memory cells and the substrate, and electrons are tunnel injected from the substrate into the float gates to shift the threshold value in the forward direction. At the time of data "1", the threshold value does not change.

[0034]

Data erasure is carried out nearly simultaneously for all the memory cells in the NAND cell. Namely, all the control gates and selection gates are taken as 0 V, and a boosted erasure potential

 V_{ppE} (about 20 V) is applied to the p-type well and the n-type substrate. Thereby, electrons of the float gates are discharged to the well in all the memory cells to shift the threshold value in the backward direction.

[0035]

Although same effects as Embodiment 1 are obtained in such an embodiment, like the NAND-type EEPROM, the operation wherein plural word line are simultaneously selected to carry out the write is particularly effective in one having a long write time of word line selection including the write confirmation read.

[0036]

Moreover, this invention is not limited to the aforesaid embodiments. The number of divisions of a memory cell array is not limited to two or four and can be properly changed in accordance with specifications. Furthermore, the number of word lines selected by one operation is maximum 1 in the respective subarrays, and the number of word lines selected by

the write opera-tion had better be greater than the number of word lines selected by the read operation. In general, array divided word lines had better be sequentially selected one by one in the read operation, and the plural array divided word lines had better be simultaneously selected in the write operation. Besides, this invention can be variously modified and embodied in a range where the substance of this invention is not deviated.

[0037]

[Efficacy of the Invention]

As described in detail above, according to this invention, the array divided word lines are sequentially selected in the read operation, therefore the random read time in the switching of page does not become useless in appearance and smooth page read can be realized during continuous reading of data of plural pages. Moreover, the plural array divided word lines are simultaneously selected in the write operation, therefore high speed page write can be realized by making the page size in the write operation longer than the page size in the read operation.

[Brief Description of the Invention]

- [Fig. 1] Block diagram showing basic construction of semiconductor storage relating to Embodiment 1.
- [Fig. 2] Signal waveform chart showing read operation of memory cell array of Fig. 1.
- [Fig. 3] Signal waveform chart showing read operation of memory cell array of Fig. 1.
- [Fig. 4] Signal waveform chart showing read operation of memory cell array of Fig. 1.
- [Fig. 5] Signal waveform chart showing write operation of memory cell array of Fig. 1.
- [Fig. 6] Signal waveform chart showing write operation of memory cell array of Fig. 1.
- [Fig. 7] Block diagram showing basic construction of semiconductor storage relating to Embodiment 2.
- [Fig. 8] Signal waveform chart showing read operation of memory cell array of Fig. 7.
- [Fig. 9] Signal waveform chart showing write operation of memory cell array of Fig. 7.

[Description of the Symbols]

- 1 l, r subarrays
- 2 LA₁7 LA_n7, LA_{1r} LA_{rer} sense amplifier and data latch circuits
- 3 R/D₁- R/D_m row decoders
- 4 column decoder
- 5 data input/output buffer

 WL_1 1, WL_m 1, $WL_{1r} - WL_{mr}$ word lines

WL111, WLmn1, WL11r - WLmm memory cells

{Fig. 1]

(top)

subarray l subarray r

[Fig. 2]

Clock

WL1r word line selection/bit line sense selection non-selection
WL2r word line selection/bit line sense selection non-selection
WL2r word line selection/bit line sense selection non-selection

word line selection/bit line sense

[Fig. 5]

Clock

I/O

write data load

WL11/WL1r

non-selection

selection non-selection

[Fig. 3]

Clock

[Fig. 4]

Clock

[Fig. 6]

Clock

WL3I/WL(m-2)r non-selection

selection non-selection

[Fig. 7]

row decoder AB subarray B subarray C (row 1) subarray A row decoder CD subarray D word line B word line C word line D (row 2) word line A (row 3) sense amplifier and data latch circuit A sense amplifier and data latch circuit B sense amplifier and data latch circuit C sense amplifier and data latch circuit D column decoder Acolumn decoder B column decoder C (row 4) column decoder D data input/output buffer

[Fig. 8]

Clock

Word line A

Word line B

Word line C

Word line D

serial read about word line A

serial read about word line B

serial read about word line C

serial read about word line D

[Fig. 9]

Clock

ľO

write data load

RA

Word lines A - D non-selection

selection non-selection